Пряме повідомлення учасника, який розмістив вакансію, з Renesas Electronics
Oksana Chrypko
Rekruter w Renesas Electronics
Пряме повідомлення учасника, який розмістив вакансію, з Renesas Electronics
Oksana Chrypko
Rekruter w Renesas Electronics
Opis stanowiska Poszukujemy wysoce zmotywowanego stażysty/pracującego studenta, który dołączy do naszego zespołu jako stażysta inżynier cyfrowy we lwowskim biurze. Rola: Udział w studiach wykonalności i definiowaniu architektury na poziomie podbloku/chipu Projektowanie i integracja cyfrowych podbloków na najwyższym poziomie Wsparcie strategii i wdrażania DFT Ściśle współpracuj z projektantami zaplecza w celu prawidłowego wdrożenia projektów cyfrowych do układu Planowanie weryfikacji, metodologia weryfikacji i rozwój stanowiska testowego przy użyciu Verilog/VHDLStatyczna analiza czasu (STA), weryfikacja formalna, sprawdzanie równoważności logicznej Ocena laboratoryjna i debugowanie bloków cyfrowych oraz pełna funkcja chipaNagranie bazy danych i przygotowanie dokumentów.Kwalifikacje Student studiów licencjackich lub magisterskich na kierunku elektrotechnika lub dyscyplin pokrewnych. Preferowane pewne doświadczenie w projektowaniu obwodów analogowych/cyfrowych (0-1 dla młodszych projektantów) Znajomość Xcelium, (systemowego) Verilog/VHDL/języków skryptowych Pełne zrozumienie przepływu projektowania układów scalonych Umiejętność ustalania priorytetów pracy, wyznaczania celów i dotrzymywania terminów Samomotywacja i branie pełnej odpowiedzialności za rozwiązaniaDobrze napisane, umiejętności komunikacji i pracy zespołowej Poziom średnio zaawansowany języka angielskiegoBędzie plusem:Znajomość Cadence VirtuosoDoświadczenie z technologiami IC, DFT lub protokołami (UART, I2C, SPI itp.)Znajomość tranzystorowych układów scalonych i fizyki półprzewodnikówZrozumienie zaawansowanych metod weryfikacji (np. UVM, ABV) Znajomość projektowania logiki RTL, ograniczeń projektowych, syntezy, P&R, statycznej analizy czasu i weryfikacji formalnej Informacje dodatkowe Umowa na czas określony – czas trwania ok. 6 miesięcy.Przyjazny i wysoce profesjonalny zespół.Dni kalendarzowe płatnego urlopu.Elastyczne godziny pracy.Rozwój zawodowy i osobisty.
Pokaż więcej
Pokaż mniej
Посадовий рівень
Stan
Тип зайнятості
Stan
Посадові обов’язки
Інформаційні технології і Інженерія
Галузі
Виробництво напівпровідників