Überblick Die Stelle beinhaltet den Dienst in der technischen Einheit der Verteidigungskräfte. Der Kandidat wird für die Entwicklung und Wartung von SDR-basierten drahtlosen Kommunikationsprojekten verantwortlich sein. Verantwortlichkeiten Erstellung und Entwicklung von IP-Core und Projekten für die FPGA-Serien Xilinx Zynq und Atlera (Intel) Cyclone FPGA Übertragung aktueller Algorithmen von C/C++ in FPGA Implementierung von CSO-Algorithmen von Matlab in FPGA Entwicklung neuer CSO-Algorith
Überblick
Die Stelle beinhaltet den Dienst in der technischen Einheit der Verteidigungskräfte. Der Kandidat wird für die Entwicklung und Wartung von SDR-basierten drahtlosen Kommunikationsprojekten verantwortlich sein.
Verantwortlichkeiten
- Erstellung und Entwicklung von IP-Core und Projekten für die FPGA-Serien Xilinx Zynq und Atlera (Intel) Cyclone FPGA
- Übertragung aktueller Algorithmen von C/C++ in FPGA
- Implementierung von CSO-Algorithmen von Matlab in FPGA
- Entwicklung neuer CSO-Algorithmen
- Schreiben von Tests (Testbench) zur Verifikation und Simulation < /li>
- Testen und Debuggen von Projekten auf „Eisen“
- Erstellung technischer Dokumentation
Anforderungen
- Programmiererfahrung auf in Verilog/VHDL/SystemVerilog-Sprachen ab 5 Jahren
- Projektmanagementerfahrung ab 2 Jahren
- Erfahrung in der Vivado IDE-Umgebung
- Erfahrung in der Quartus Prime-Umgebung
- li>
- Erfahrung im Umgang mit Messgeräten
- Kenntnisse analoger und digitaler Schaltungen
- Kenntnisse digitaler Signalverarbeitungsalgorithmen
- Verständnis von Programmen, die in Hochsprachen geschrieben sind (C/C++, MATLAB)
- Hochschulbildung in Elektronik und Telekommunikation, Informatik (Kandidaten mit Ausbildung in verwandten Bereichen werden ebenfalls berücksichtigt)
Bedingungen
- Vertragsdienst bis zum Ende des Kriegsrechts
- stabile finanzielle Unterstützung gemäß den Normen der geltenden Gesetzgebung
- Rang der Basis
Um auf die Stelle zu antworten, füllen Sie das Formular aus, indem Sie unten auf die Schaltfläche „Auf eine Stelle bewerben“ klicken